除RTL優(yōu)化以外,設計者還在開發(fā)一些能在系統(tǒng)級上做估算和架構研究的工具。功率是一個系統(tǒng)級的問題,有些設計者發(fā)現(xiàn),不能用今天做芯片組裝和驗證的自下而上方法來看待功率問題。過去,設計者設計芯片是為了獲得最大的靈活性,以現(xiàn)在設計芯片的成本,這種靈活性仍是一個重要的考慮方面。但和其它所有方面一樣,靈活性也會帶來成本。對任何問題而言,處理器通常是能效最低的方法,但因為它們具備了功能多重性,一般可以用最小面積獲得實現(xiàn)。
驗證
功率還增加了另一層復雜性,這就是設計者必須做驗證。它需要額外的工具支持,制造商們現(xiàn)在正匆忙地在市場上推出這些工具。功率會在設計中增加一些新的器件,如隔離邏輯、功率開關、電平轉換器以及保持單元等。
不過,Synopsys 小功率驗證營銷總監(jiān)Krishna Balachandran認為, 功率優(yōu)化也可能牽涉到順序RTL轉換,必須用源RTL作驗證。缺少這種驗證可能導致芯片上的系統(tǒng)不工作,或泄漏高于預期值。仿真方法可能太慢,沒有性價比,且不徹底,從而不能對功率優(yōu)化做完全的驗證覆蓋。傳統(tǒng)形式等效工具的目標通常是組合式變換的驗證,不適合于功率優(yōu)化所需要的那種改變。大多數(shù)商用的形式驗證工具還受制于容量和性能的限制,必須克服這些限制,才能處理低功耗設計的復雜電源架構,以及數(shù)百種電源域。為滿足這些新的要求,必須發(fā)展一類具有大容量和高性能的全新形式等效工具,目標是對順序變換的驗證。
Eve - USA 的總經理LauroRizzatti表示,功率優(yōu)化也給EDA供應商帶來了挑戰(zhàn)。很多低功耗技術通常都不能取得與RTL仿真或模擬的一致,它抽象了電壓的任何概念。設計者必須改造這些數(shù)字工具,使其支持功率目標以及低功耗優(yōu)化實現(xiàn)技術。
電源分配網(wǎng)絡
Silicon Frontline Technology公司營銷副總裁Dermott Lynch認為, 功率器件的典型運行效率在70%~90%,從而有10%~30%的總系統(tǒng)損耗。而Rambus公司半導體業(yè)務部副總裁兼首席技術官Ely Tsern補充說,比較積極的功率模式轉換配合精細的電源域,會使局部供電電流有更快的轉換,從而給敏感的局部電路帶來更大的di/dt電源噪聲,尤其是那些模擬電路。
但Shanmugavel警告說,在任何情況下,電源分配網(wǎng)絡都應能夠在不損及電壓完整性情況下,維持負載的供電。例如,當一個全局時鐘轉換和一個功能單元上電去完成某項工作時,就出現(xiàn)了一個瞬態(tài)電流的需求。這種瞬態(tài)電流可能是額定電流的3倍~5倍,具體要看功能模塊情況,這給電源分配網(wǎng)絡帶來了一個巨大的負荷,必須驗證在這些情況下,網(wǎng)絡上的瞬態(tài)電壓噪聲。