六、同步化的問(wèn)題

發(fā)送頻率與觸發(fā)器以獲得高速同步化之設(shè)備，遭遇到些許的問(wèn)題。針對(duì)同步化而言，必須協(xié)調(diào)多部測(cè)量設(shè)備的潛在因素與時(shí)間不確定性；對(duì)于高速測(cè)量系統(tǒng)而言更是如此。工程師往往在最初的系統(tǒng)設(shè)計(jì)時(shí)間中忽視這些問(wèn)題，而限制同步化系統(tǒng)的速度與準(zhǔn)確性。在發(fā)送頻率與觸發(fā)器時(shí)的2 個(gè)主要問(wèn)題，即為偏斜(skew) 與抖動(dòng)(jitter)。

七、取樣頻率同步化

以本質(zhì)來(lái)說(shuō)，混合信號(hào)測(cè)試需要在各儀器上采用不同的取樣率，因?yàn)槟M波形 I/O 與數(shù)字波形 I/O 必須采用不同的取樣率；但是均必須進(jìn)行同步化。更重要的一點(diǎn)，必須在各儀器上，以正確的取樣頻率邊緣進(jìn)行數(shù)據(jù)取樣。

當(dāng)不同儀器上的取樣頻率均為 10 MHz 參考頻率的整倍數(shù)時(shí)，所有的儀器都將擁有與其他儀器同步的取樣頻率──所有取樣頻率的提高間距都與 10 MHz 頻率邊緣 (edge) 相符。如圖 6 所示，盡管已鎖定相位為 10 MHz 參考頻率，但當(dāng)取樣頻率不為整倍數(shù)時(shí)(如 25 MHz)，就不能保證取樣頻率同相 (in phase)。目前使用標(biāo)準(zhǔn)技術(shù)來(lái)解決這個(gè)問(wèn)題，即同時(shí)重新設(shè)定所有的 PLL，使得同頻率的取樣頻率變成同相，如圖 7 所示。即使此時(shí)所有的取樣頻率皆為同相，但是此解決方法仍然不完全。完全同步化為：從設(shè)備到設(shè)備的數(shù)據(jù)時(shí)間，位于一個(gè)取樣頻率周期中。完全同步化的關(guān)鍵在于觸發(fā)，將于下文中討論。

圖 6. 未校準(zhǔn)之 25 MHz 取樣頻率

圖 7：使用重設(shè)使 PLL 同步化

頻率偏斜(skew) 與抖動(dòng)(jitter)

工程師必須仔細(xì)規(guī)劃取樣頻率與/或參考頻率的發(fā)送。舉例來(lái)說(shuō)，一個(gè)經(jīng)同步化的測(cè)量系統(tǒng)若要以 200 MS/s 取樣率，于 20 個(gè)通道同時(shí)進(jìn)行取樣。則表示要將頻率發(fā)送到 10 個(gè)雙通道的示波器。如果取樣頻率偏斜 1%，則偏斜不能大于 25 ps。這樣一個(gè)系統(tǒng)看起來(lái)極具挑戰(zhàn)性。還好，偏斜限制可針對(duì)每部測(cè)量裝備的偏斜進(jìn)行校正來(lái)解決；可以在取樣數(shù)據(jù)中，就偏斜部份加以補(bǔ)償。真正的問(wèn)題是頻率頻率。無(wú)論是發(fā)送一個(gè) 200 MHz 直接取樣頻率或 10 MHz 參考頻率，都會(huì)在系統(tǒng)中造成抖動(dòng)。發(fā)送系統(tǒng)的物理性質(zhì)，在發(fā)送頻率的準(zhǔn)確性上扮演重要角色；如果頻率的路徑容易受到高頻電子噪音的影響，那么頻率抖動(dòng)就會(huì)成為明顯的問(wèn)題。針對(duì)用于發(fā)送高頻取樣頻率的平臺(tái)，制造、測(cè)試，與校正都變得極為昂貴。因此在許多高頻系統(tǒng)中，普遍會(huì)使用較低頻的參考頻率來(lái)進(jìn)行校正。圖 8 是安裝在NI SMC 模塊儀器中的典型 VCXO PLL?；芈穾捑S持在最低，以防止來(lái)自參考頻率的抖動(dòng)，同時(shí)設(shè)備 VCXO 的抖動(dòng)則低于 1 psrms。這樣的系統(tǒng)可以有效地成為一個(gè)低抖動(dòng)的同步系統(tǒng)。

NI 的 PLL 設(shè)計(jì)中，有一項(xiàng)非常有用的特性，就是使用一顆相位 DAC。使用相位 DAC 時(shí)，可將“VCXO 輸出”和“輸入的參考頻率”進(jìn)行相位對(duì)正。表面上，VCXO 輸出與參考頻率同相；但可能必須將 VCXO 輸出略為偏斜，使輸出的相位稍微偏斜。當(dāng)送進(jìn)各設(shè)備中的參考頻率因?yàn)閭魉脱舆t而有些許偏斜時(shí)，則該項(xiàng)功能對(duì)于校準(zhǔn)多部設(shè)備的取樣頻率就非常重要。舉例來(lái)說(shuō)，在 NI PXI-1042 的機(jī)架中發(fā)送 10 MHz 參考頻率時(shí)，插槽至插槽的偏斜最高有 250 ps，最多有 1 psrms 的抖動(dòng)。雖然 250 ps 的插槽至插槽偏斜對(duì)大部份應(yīng)用而言沒(méi)有問(wèn)題，但可能不適合極高速應(yīng)用；因?yàn)槠湎辔粶?zhǔn)確度很重要。為了解決這個(gè)偏斜問(wèn)題，相位 DAC 的輸出可加以調(diào)整，以校正偏斜。在 NI PXI-5422，200 MS/s取樣率的任意波形發(fā)生器，與 NI PXI-5124，200 MS/s 取樣率的示波器中，取樣頻率的相位/延遲調(diào)整為 5 ps，因此使用者在同步化多部設(shè)備時(shí)，可擁有極大的彈性。

圖 8. 具備相位調(diào)整 DAC 的 PLL──相位 DAC 使取樣頻率對(duì)應(yīng)于參考頻率的延遲更加有彈性。

觸發(fā)器偏斜與扭曲

在解決取樣頻率同步化的問(wèn)題之后，另外一個(gè)主要問(wèn)題就是發(fā)送觸發(fā)器以啟動(dòng)同步作業(yè)。觸發(fā)器可能來(lái)自1 個(gè)數(shù)字事件，或來(lái)自符合觸發(fā)條件的模擬信號(hào)。一般來(lái)說(shuō)，在多信道系統(tǒng)中，其中1 部設(shè)備被設(shè)定為主要設(shè)備，其余的則指定為從屬設(shè)備。在這個(gè)情況下，主要設(shè)備將發(fā)送觸發(fā)信號(hào)給系統(tǒng)的所有從屬設(shè)備(包含其本身)。這里出現(xiàn)的2 個(gè)問(wèn)題為觸發(fā)延遲 (delay) 和偏斜 (skew)。從主要設(shè)備發(fā)送到所有從屬設(shè)備時(shí)會(huì)發(fā)生觸發(fā)延遲，而每部從屬設(shè)備之間會(huì)發(fā)生扭曲；此現(xiàn)象雖無(wú)法避免，但是此種延遲與偏斜均可加以測(cè)量，并進(jìn)行校正。

然而在測(cè)量延遲與偏斜時(shí)，所面對(duì)的挑戰(zhàn)分成兩個(gè)階段：

1. 自動(dòng)測(cè)量主要設(shè)備和每一部從屬設(shè)備之間的觸發(fā)延遲，并進(jìn)行補(bǔ)償。

2. 確保從屬設(shè)備之間的偏斜極小，以確保所有設(shè)備皆在同樣的頻率范圍內(nèi)收到觸發(fā)器。

將觸發(fā)信號(hào)發(fā)送到多部設(shè)備，需要將觸發(fā)信號(hào)傳送到取樣頻率的頻率范圍中，使觸發(fā)器能在正確的時(shí)間點(diǎn)上傳送到每一部設(shè)備。

在取樣頻率低于或等于 100 MS/s 時(shí)，偏斜會(huì)成為觸發(fā)器正確發(fā)送的主要障礙。舉例來(lái)說(shuō)，若系統(tǒng)內(nèi)含10 部 200 MS/s 取樣率的設(shè)備，每部設(shè)備必須在 5ns 的時(shí)間范圍內(nèi)收到觸發(fā)。則此限制對(duì)于想要提供 100 MHz 以上頻率與同步的平臺(tái)造成明顯負(fù)擔(dān)。觸發(fā)信號(hào)必須以低于取樣頻率的頻率范圍發(fā)送，否則必須建立1 個(gè)未經(jīng)總線的方式來(lái)發(fā)送觸發(fā)器信號(hào)(如點(diǎn)對(duì)點(diǎn)聯(lián)機(jī))。這種平臺(tái)的價(jià)格過(guò)高，并非使用主流。因此必須采用另外一個(gè)發(fā)送通道：讓觸發(fā)器信號(hào)使用低頻率范圍，以穩(wěn)定地發(fā)送，并且傳送到高速取樣頻率范圍。理想的選擇之一，即為同步化觸發(fā)器信號(hào)的發(fā)送與 10 MHz 的參考頻率。但是，當(dāng)取樣頻率并非10 MHz 參考頻率的整倍數(shù)時(shí)，就無(wú)法確保2 組適配卡能于同一個(gè)取樣頻率周期中收到觸發(fā)器信號(hào)。為了說(shuō)明這一點(diǎn)，假設(shè)2 部設(shè)備擁有圖 9 所示之簡(jiǎn)單回路4，供觸發(fā)器從 10 MHz 參考頻率范圍傳送到取樣頻率范圍。

圖 9. 10 MHz 觸發(fā)器自參考頻率范圍傳送至取樣頻率范圍

即使設(shè)備的取樣頻率相同，以下的頻率圖表顯示在2 部裝置中，無(wú)法于相同取樣頻率周期中看到觸發(fā)的原因。

圖 10. 亞穩(wěn)定 (Metastability) 在觸發(fā)器上的效果

第一次觸發(fā)器的輸出(cTrig) 可能發(fā)生在過(guò)于接近取樣頻率升高邊緣的地方，導(dǎo)致mTrig 變成亞穩(wěn)定(metastable) 狀態(tài)。當(dāng)穩(wěn)定狀態(tài)安定下來(lái)時(shí)，在不同的設(shè)備上可能有不同的處理方式，導(dǎo)致將同一個(gè)觸發(fā)器信號(hào)視為發(fā)生在不同時(shí)間的2 個(gè)事件。

八、SMC 模塊儀器與 TClk

2003 年時(shí)，NI 以同步化與內(nèi)存核心(Synchronization and Memory Core，SMC) 為基礎(chǔ)，推出第一代PXI 示波器、任意波形發(fā)生器，與數(shù)字信號(hào)發(fā)生器/分析儀。SMC 中使用的關(guān)鍵技術(shù)之一，就是供頻率與同步應(yīng)用的T-Clock (TClk) 技術(shù)。

TClk

NI 開(kāi)發(fā)1 種同步化的方法，當(dāng)布署另外的信號(hào)頻率范圍時(shí)，可啟用取樣頻率校準(zhǔn)，與觸發(fā)的發(fā)送和接收。Tclk 技術(shù)的目標(biāo)包含2 方面：

•  TClk 可針對(duì)已相位鎖定10 MHz 參考頻率，但卻未校準(zhǔn)的取樣頻率進(jìn)行校準(zhǔn)。
•  TClk 可正確觸發(fā)同步化后的設(shè)備。

TClk 同步化即具彈性，而且范圍廣闊；可應(yīng)用于下列環(huán)境中：

•  使用NI PXI-6653 Slot 2 系統(tǒng)頻率與控制模塊，從單一PXI 機(jī)架延伸至多部PXI 機(jī)架的同步化，以配合大型通道之用。 
•  同質(zhì)予異質(zhì)同步化──使用外部或內(nèi)部取樣頻率，以相同或不同取樣率運(yùn)作的設(shè)備。 
•  TClk 同步化可以運(yùn)用在模式一與模式二中，如上文所描述。

圖 11. 使用 NI PXI-6653 系統(tǒng)頻率與控制模塊進(jìn)行多機(jī)架同步化；由主控機(jī)架發(fā)送 10 MHz 參考頻率至所有的從屬機(jī)架。NI MXI-4 可控制所有的從屬機(jī)架。

TClk 同步化的目的，是讓設(shè)備能夠同時(shí)對(duì)觸發(fā)器響應(yīng)。“同時(shí)”指在同取樣時(shí)段中，而且盡可能校準(zhǔn)其取樣頻率。達(dá)成 TClk 同步化的方式，是讓每一部設(shè)備根據(jù)取樣頻率產(chǎn)生一個(gè)觸發(fā)頻率 (TClk)。觸發(fā)器與 Tclk 脈沖進(jìn)行同步化。從外部來(lái)源接收的觸發(fā)器，或是在內(nèi)部自行產(chǎn)生的設(shè)備，將于 TClk 的負(fù)緣 (falling edge) 上傳送信號(hào)至所有設(shè)備(包含本身)。TClk 頻率低于取樣頻率與 PXI 的 10 MHz 參考頻率，以配合 NI PXI-1045 的18 槽機(jī)架(從插槽 1 至插槽 18 之間的傳播延遲，可能會(huì)延長(zhǎng)至數(shù)個(gè)毫微秒)。如果應(yīng)用程序呼叫多部機(jī)架時(shí)，傳播延遲高于一般正常機(jī)架間的延遲，則可設(shè)定 TClk 頻率。

此時(shí)即出現(xiàn)“實(shí)時(shí)”數(shù)據(jù)采集的問(wèn)題；如果符合觸發(fā)器條件，而且必須觸發(fā) 10 部示波器，那么由于觸發(fā)器對(duì) TClk 的同步化操作，潛在的問(wèn)題就會(huì)浮現(xiàn)。處理這個(gè)問(wèn)題的方法，是使用設(shè)備樣本內(nèi)存緩沖區(qū)中的觸發(fā)前樣本與觸發(fā)后樣本。所有的 TClk 設(shè)備，均能接受因觸發(fā)器對(duì) TClk 進(jìn)行同步化而造成的時(shí)間延遲。舉例來(lái)說(shuō)，將10 部示波器設(shè)定為同時(shí)采集 10,000 個(gè)樣本。取樣率為 200 MS/s (取樣時(shí)間5 ns)，而引用之 TClk 頻率則設(shè)定為 5 MHz (取樣時(shí)間200 ns)。這表示因 TClk 對(duì)觸發(fā)器同步化所導(dǎo)致的采集延遲，可能高達(dá) 40 個(gè)樣本。TClk 設(shè)備的設(shè)計(jì)會(huì)自動(dòng)填補(bǔ)內(nèi)存緩沖區(qū)，以補(bǔ)償觸發(fā)事件和開(kāi)始采集之間的延遲，而 NI-TClk 驅(qū)動(dòng)程序軟件會(huì)自動(dòng)調(diào)整所有示波器上的時(shí)間標(biāo)記，以反應(yīng)開(kāi)始采集與觸發(fā)事件之間的時(shí)間關(guān)系。