幀結束檢測采用計數檢測和幀結尾序列檢測結合的方法，當data_r[ 7：0] =  “00 000 000”或接收到的數據比特數到達幀數據長度length則表示檢測到了幀結尾。但是注意若采用后者的方法，由于結尾有一個比特的模糊，即可能會多接收一個多余的?1  。

3. 2、M iller解碼子模塊

密勒解碼子模塊包括幀前導序列檢測與副載波解調部分、密勒解碼部分，如圖5所示。電子標簽返回閱讀器的數據是突發傳輸的，每一次數據傳輸前有幀前導序列，所以在進行解碼之前需檢測到該序列。幀前導序列檢測與副載波解調部分在檢測幀前導序列后，對信號進行副載波解調，得到密勒編碼基帶波形。密勒解碼部分根據密勒編碼規則，對密勒編碼基帶波形進行解碼，并檢查傳輸數據是否違反編碼規則，從而統計數據傳輸質量。

圖5、M iller解碼子模塊框圖

幀前導序列檢測與副載波解調部分首先對接收數據碼流進行相位翻轉檢測，于相位翻轉(碼流中出現大凹槽或大凸槽)處在相位翻轉標志信號phase_invert上輸出一個脈沖。在幀前導序列中，只有傳輸比特“1 ”時符號中間發生相位翻轉，所以在進行幀前導序列檢測時若檢測到phase_ invert上有一個脈沖，便可認為碼流中出現了一個“1” 。為增強抗干擾能力，還需結合使用一個計數器cnt_ ipu l_sta對輸入數據同步脈沖i_pulse 進行計數以計量相鄰兩個相位翻轉的時間間隔，當遇見phase _ invert脈沖或cnt_ipul_sta計數到2×M 時便清零重新計數。整個解調過程用一個有限狀態機控制。

經過副載波解調，得到密勒編碼基帶數據data及其同步脈沖信號data_pu lse。在密勒解碼模塊，設置長度為10的移位寄存器data_r[ 9：0]，在data_pulse的同步下將data 逐位移入data_r[ 9：0]。隨后根據data_r[ 9：0]的內容進行密勒解碼。解碼過程中有一個計數器對解碼后的比特進行計數，當計數結果和幀數據長度相同或者檢測到幀結尾序列(即data _ r[ 7：0] =8’b01 000 000或8’b10 111 111)時，則輸出o_end脈沖表示解碼結束，停止解碼，等待下一幀數據的到來。

4、設計實現與仿真驗證

以上設計方案采用V er ilog HDL實現，并在NCVerilog中進行功能仿真。對解調器模塊和解碼器模塊的仿真結果分別如下圖6、圖7、圖8、圖9所示。

圖6、ASK解調模塊仿真結果——相位偏移為10°

圖7、PSK解調模塊仿真結果

圖8、FM 0解碼模塊仿真結果—— 解碼正確

圖9、M iller解碼模塊仿真結果——解碼正確

本文還選用Altera的EP3C16Q240C8N FPGA，根據具體應用開發了閱讀器的基帶處理電路板，FPGA 中包括了嵌入式處理器軟核N IOS II、基帶處理接收端電路RTL和發送端電路RTL代碼，由該基帶處理板與射頻前端電路一起組成UHF RFID 閱讀器的驗證平臺。通過該驗證平臺本文完成了基帶處理接收端電路RTL設計的原型驗證。

軟件仿真結果表明，解調器能在各種不同相位偏移情況下對接收到的ASK 信號進行正確解調，對頻率偏移量處于快捕帶內的PSK 調制信號能夠很快實現載波相位跟蹤進而實現正確解調；解碼器能夠對正確的FM0 /M iller輸入數據進行解碼，并且可以檢測到幀起始檢測超時錯誤和違反FM0 /M iller編碼規則錯誤的情況。FPGA 原型驗證結果表明，整個閱讀器基帶處理電路包括其接收端電路可以滿足設計要求。