[據(jù)美國IEEE復興計算計劃網(wǎng)站2018年4月12日綜合報道]2018年4月12日，美國電氣與電子工程師協(xié)會（IEEE）復興計算計劃網(wǎng)站，發(fā)布了2017年版的“國際器件與系統(tǒng)路線圖”（IRDS）。

“國際器件與系統(tǒng)路線圖”由美國電氣與電子工程師協(xié)會“復興計算計劃”提供資助，是“國際半導體技術(shù)路線圖”的后繼路線圖，是為了適應半導體技術(shù)進入發(fā)展新階段而進行的重大改版。該路線圖旨在對系統(tǒng)和半導體器件的可能發(fā)展提出一系列預測，用以協(xié)調(diào)美國、歐洲、韓國、日本、臺灣等國家或地區(qū)的政府實驗室、學術(shù)界、產(chǎn)業(yè)界（制造商、設備供應商）在發(fā)展半導體技術(shù)方面的相關(guān)工作。“國際器件與系統(tǒng)路線圖”于2016年首次發(fā)布了不完整版本，此次發(fā)布的2017年版“國際器件與系統(tǒng)路線圖”是第一個內(nèi)容完整的版本。IEEE為該路線圖設定了以下目標：

· 前瞻15年，識別器件、系統(tǒng)和所有相關(guān)技術(shù)的關(guān)鍵發(fā)展趨勢；
· 確定通用器件、系統(tǒng)需求、發(fā)展挑戰(zhàn)、可能的解決方案以及創(chuàng)新機會；
· 鼓勵世界范圍內(nèi)的相關(guān)合作活動。

半導體技術(shù)和半導體技術(shù)路線圖的發(fā)展歷程，經(jīng)歷了三個相互對應的發(fā)展階段。

半導體技術(shù)第一個階段從1975年至2002年，稱為“幾何微細化階段”，晶體管尺寸微細化在水平和垂直方向上同時進行。隨著芯片集成復雜度的增長，美國1992年設立“國家半導體技術(shù)路線圖”，以推動這一進程。

半導體技術(shù)第二個階段從2003年將發(fā)展到2024年，稱為“等效微細化階段”，晶體管尺寸微細化由于受到材料特性和器件結(jié)構(gòu)的限制，只能在水平方向進行。1997年“國家半導體技術(shù)路線圖”識別出這一趨勢后，隨即在1998年改版為“國際半導體技術(shù)路線圖”。

半導體技術(shù)第三個階段將從2025年發(fā)展到2040年前后，稱為“三維功率微細化階段”，晶體管尺寸微細化由于受到器件物理極限的限制，已經(jīng)難以實行。2016年發(fā)布的最后一版“國際半導體技術(shù)路線圖”，預測硅CMOS尺寸微細化將止于2021年的5納米工藝節(jié)點。隨后，美國電氣與電子工程師協(xié)會于2017年接替美國半導體產(chǎn)業(yè)協(xié)會，對路線圖作出新的重大改版，制定了“國際器件與系統(tǒng)路線圖”的基本框架，進一步預測非硅CMOS尺寸微細化將止于2024年的3納米工藝節(jié)點。2017年版“國際器件與系統(tǒng)路線圖”，對未來半導體技術(shù)的發(fā)展思路進行了固化，介紹了通過“管芯三維堆疊，層間致密互聯(lián)，異質(zhì)異構(gòu)集成，器件低功率化”等方案，變相實現(xiàn)微細化，借以延續(xù)芯片性能增長的總設想。（工信部電子第一研究所 王巍）