按比例縮放的納米電子集成電路特征尺寸的減小使芯片性能越來越不可靠。歐盟已經設立計劃，發展克服這一問題的技術。

納米級按比例縮放的互補金屬氧化物半導體（CMOS）的主要挑戰是控制如邊緣和粗糙度的幾何公差變化。否則，這種挑戰將導致電路性能對難以控制的統計過程變化（PV）極為敏感。

由歐盟投資的MANON計劃使學術界、工業界以及小企業共同合作，創造考慮過程變化因素和對過程變化不敏感的電路設計技術、工具及模型。

該計劃主要采用多目標優化算法，符號技術和數字化統計仿真技術。該計劃也促進工業設計、現實測試案例和電子設計自動化軟件等方面的技巧和實踐方面的交流。MANON計劃研究包括與神經網絡結合的符號模型降階（SMOR）技術在內的三種不同方法。

MANON計劃的目標是盡可能開發一種能生成參數化行為模型的自動化方法，包括最大相關統計過程信息，以使：統計分析和仿真能應用于系統級；降低模型生成難度；確保建模仿真精度，并將相關方法拓展應用于非線性集成電路。

該計劃所發展的模型將能支持設計人員進行系統級校驗，也將能支持用戶根據工作情況和過程變化對設計進行微調。

（工業和信息化部電子科學技術情報研究所  王巍）