作者：ADI電源管理應用工程師Glenn Morita

基于深亞微米工藝的新型千兆級模擬電路需要的電源電壓越來越低，在某些情況下要低于1 V。這些高頻電路通常需要較大的電源電流，因此，熱管理可能會變得困難。設計目標是將功耗降至電路性能所必需的水平。

開關式DC-DC轉換器可提高電源效率，有些器件的效率可超過95%，但是以增加電源噪聲為代價，通常在較寬帶寬范圍內都存在噪聲問題。低壓差線性穩壓器(LDO)常用于清除供電軌中的噪聲，但也需要進行一些權衡考量，其功耗會增加系統的熱負載。為了緩解這些問題，使用LDO時，可使輸入和輸出電壓之間存在較小的壓差（裕量電壓）。本文旨在討論低裕量電壓對電源抑制和總輸出噪聲的影響。

LDO電源抑制與裕量

LDO電源抑制比(PSRR)與裕量電壓高度相關——裕量電壓指輸入與輸出電壓之差。對于固定裕量電壓，PSRR隨著負載電流的增加而降低；大負載電流和小裕量電壓條件下尤其如此。圖1顯示了超低噪聲、2.5V線性穩壓器ADM7160在200 mA負載電流和200 mV、300 mV、500 mV和1 V裕量電壓條件下的PSRR。隨著裕量電壓的減小，PSRR也會減小，壓差可能變得非常大。例如，在100 kHz下，裕量電壓從1 V變為500 mV，將會使PSRR減少5 dB。然而，裕量電壓的較小變化，從500 mV變為300 mV，會導致PSRR下降18 dB以上。

圖1.ADM7160 PSRR與裕量。

圖2顯示了LDO的框圖。隨著負載電流的增加，PMOS調整元件的增益會減小，隨后脫離飽和狀態進入三極工作區。這會使總環路增益減小，從而導致PSRR下降。裕量電壓越小，增益降幅越大。隨著裕量電壓繼續減小，會達到一個點，在該點控制環路的增益降至1，PSRR降至0 dB。

導致環路增益減小的另一個因素是調整元件的電阻，包括FET的導通電阻、片內互連電阻和焊線電阻。可以根據壓差推算出該電阻。例如，采用WLCSP封裝的ADM7160在200 mA下的最大壓差為200 mV。利用歐姆定律，調整元件的電阻約為1 Ω。調整元件可近似為一個固定電阻加上可變電阻。

流過該電阻的負載電流會導致與FET的漏源工作電壓之間產生壓差。例如，在1 Ω FET條件下，200 mA的負載電流會使漏源電壓下降200 mV。在估算裕量為500 mV或1 V的LDO的PSRR時，必須考慮調整元件上的壓差，因為調整FET的工作電壓實際上只有300 mV或800 mV。

圖2.低壓差穩壓器的框圖。

容差對LDO裕量的影響

客戶通常會要求應用工程師幫助他們選擇合適的LDO，以便在負載電流為Z時，從輸入電壓Y產生低噪聲電壓X，但當設置這些參數時，往往會忽略的一個因素是輸入和輸出電壓的容差。隨著裕量電壓值變得越來越小，輸入和輸出電壓的容差會極大地影響工作條件。輸入和輸出電壓的最差條件容差始終會導致裕量電壓下降。例如，最差條件下的輸出電壓可能高1.5%，輸入電壓可能低3%。當通過一個3.8 V源驅動3.3 V的穩壓器時，最差條件下的裕量電壓為336.5 mV，遠低于預期值500 mV。在最差條件負載電流為200 mA時，調整FET的漏源電壓只有136.5 mV。在這種情況下，ADM7160在10mA時的PSRR可能遠遠低于標稱值他，即55 dB。

壓差模式下LDO的PSRR

客戶經常向應用工程師請教LDO在壓差模式下的PSRR。起初，這似乎是個合理的問題，但只要看看簡化的框圖，就知道這個問題毫無意義。當LDO工作在壓差模式時，調整FET的可變電阻部分為零，輸出電壓等于輸入電壓減去通過調整FET的RDSON的負載電流而引起的壓降。LDO不進行調節，也沒有用來抑制輸入噪聲的增益；它僅充當一個電阻。FET的RDSON與輸出電容形成RC濾波器，可提供少量的殘余PSRR，但簡單的電阻或鐵氧體磁珠可以更經濟有效地完成同一任務。

在低裕量工作模式下維持性能

在低裕量工作模式下，需要考慮裕量電壓對PSRR的影響，否則將導致輸出電壓噪聲水平高于預期的情況。數據手冊中通常會提供PSRR與裕量電壓的關系曲線，如圖3所示，其可用來確定給定條件下可能的噪聲抑制程度。

圖3.PSRR與裕量電壓的關系。

然而，通過展示LDO的PSRR是如何有效濾除源電壓中的噪聲，可以很容易地看到這種信息的利用價值。下圖顯示了LDO在不同裕量電壓下工作時，對總輸出噪聲的影響。

圖4展示的是2.5 V ADM7160在500 mV裕量和100 mA負載條件下，相對于E3631A臺式電源的輸出噪聲，該臺式電源在20 Hz至20 MHz范圍內的額定噪聲低于350 μV-rms。1 kHz以下的許多雜散都是與60 Hz線路頻率整流相關的諧波。10 kHz以上的寬雜散來自產生最終輸出電壓的DC-DC轉換器。1 MHz以上的雜散源于環境中與電源噪聲不相關的RF源。在10 Hz至100 kHz范圍內，這些測試所用電源的實測噪聲為56 μV rms，含雜散為104 μV-rms。LDO抑制電源上的所有噪聲，輸出噪聲約為9 μV-rms。

圖4.ADM7160噪聲頻譜密度（裕量為500 mV）。

當裕量電壓降至200 mV時，隨著高頻PSRR接近0 dB，100 kHz以上的噪聲雜散開始穿過噪底。噪聲略升至10.8 μV rms。隨著裕量降至150 mV，整流諧波開始影響輸出噪聲，即輸出噪聲上升至12 μV rms。在大約250 kHz處出現幅度適中的峰值，因此，盡管總噪聲的增加量并不大，但敏感電路也可能受到不利影響。隨著裕量電壓進一步下降，性能將會受到影響，與整流相關的雜散開始在噪聲頻譜中顯現出來。圖5所示為100-mV裕量條件下的輸出。噪聲已上升至12.5 μV rms。諧波所含能量很少，因此，雜散噪聲僅略有增加，為12.7 μV rms。

圖5.ADM7160噪聲頻譜密度（裕量為100 mV）。

當裕量為75 mV時，輸出噪聲受到嚴重影響，整個頻譜中都會出現整流諧波。Rms噪聲升至18 μV rms，噪聲加雜散升至27 μV rms。由于LDO環路無增益，并充當一個無源RC濾波器，因此超過~200 kHz的噪聲會被衰減。當裕量為65 mV時，ADM7160采用壓差工作模式。如圖6所示，ADM7160的輸出電壓噪聲實際上與輸入噪聲相同。rms噪聲為53 μV rms，噪聲加雜散為109 μV rms。因為LDO充當一個無源RC濾波器，所以超過~100 kHz的噪聲會被衰減。

圖6.ADM7160在壓差模式下的噪聲頻譜密度。

高PSRR、超低噪聲LDO

ADM7150超低噪聲、高PSRR調節器等新型LDO實際上級聯了兩個LDO，因此，得到的PSRR約為單級PSRR之和。這些LDO要求略高的裕量電壓，但能夠在1 MHz時實現超過60 dB的PSRR，在較低頻率下實現遠超100dB的PSRR。

圖7所示為5 V ADM7150的噪聲頻譜密度，其負載電流為500 mA，裕量為800 mV。10 Hz至100 kHz范圍內，輸出噪聲為2.2 μV rms。隨著裕量降至600 mV，整流諧波開始顯現，輸出噪聲升至2.3 μV rms，其對噪聲的影響很小。

圖7.ADM7150噪聲頻譜密度（裕量為800-mV）。

如圖8所示，當裕量為500 mV時，整流諧波和12 kHz的峰值清晰可見。輸出電壓噪聲升至3.9 μV rms。

圖8.ADM7150噪聲頻譜密度（裕量為500-mV）。

當裕量為350 mV時，LDO采用壓差工作模式。此時，LDO再也不能調節輸出電壓，其作用類似于電阻，輸出噪聲升至近76 μV rms，如圖9所示。輸入噪聲僅通過FET的RDSON和輸出端電容形成的極點來衰減。

圖9.ADM7150在壓差模式下的噪聲頻譜密度。

結論

現代LDO越來越多地用于清除供電軌中的噪聲，這些供電軌通常采用在較寬頻譜下會產生噪聲的開關穩壓器來實現。開關穩壓器以高效率創建這些電壓軌，但高能耗LDO既會減少噪聲，也會導致效率下降。因此，應盡量降低LDO的工作裕量電壓。

如前所述，LDO的PSRR是負載電流和裕量電壓的函數，會隨負載電流的增加或裕量電壓的減少而減少，因為在調整管的工作點從飽和工作區移至三極工作區時，環路增益會下降。

考慮到輸入源噪聲特性、PSRR和最差條件容差，設計人員可同時優化功耗和輸出噪聲，為敏感型模擬電路構建高效的低噪聲電源。

裕量電壓非常低時，輸入和輸出電壓的最差條件容差可能會對PSRR產生影響。在設計時充分考慮最差條件容差可以確保設計的魯棒性，否則，得到的電源解決方案將具有較低的PSRR，其總噪聲也會高于預期。

參考資料

線性穩壓器

Morita, Glenn. “可調節輸出低壓差穩壓器的降噪網絡。”《模擬對話》，第48卷，第1期，2014年。

Morita, Glenn.“低壓差穩壓器—為什么選擇旁路電容很重要。”《模擬對話》，第45卷，第1期，2011年。

Morita, Glenn.AN-1120應用筆記。低壓差(LDO)穩壓器的噪聲源。ADI公司，2011年。

關于ADI公司

Analog Devices, Inc. (NASDAQ: ADI)是全球領先的半導體公司，致力于在現實世界與數字世界之間架起橋梁，以實現智能邊緣領域的突破性創新。ADI提供結合模擬、數字和軟件技術的解決方案，推動數字化工廠、汽車和數字醫療等領域的持續發展，應對氣候變化挑戰，并建立人與世界萬物的可靠互聯。ADI公司2022財年收入超過120億美元，全球員工約2.5萬人。攜手全球12.5萬家客戶，ADI助力創新者不斷超越一切可能。更多信息，請訪問www.analog.com/cn。