數模轉換器（DAC）的作用是將數字信號轉換為模擬信號，這逐漸成為我們日常生活中司空見慣的事。例如，在蜂窩電話、CD和DVD播放器以及HDTV中，都可以發現DAC的身影。直接數字頻率合成器（DDS）也是一種DAC，可以生成數字正弦信號，并將其饋入DAC來產生相應的模擬信號。

本文將重點介紹新近出現的一項技術突破，它借助DDS技術大幅提升了DAC的無雜散動態范圍（SFDR）性能。

從理論上來說，DAC可以將數字信號正確無誤的轉換成等效的模擬信號，但實際上，轉換過程幾乎不可能是完美的。DAC的數字分辨率會引入量化誤差，當將DAC的輸出信號通過頻譜分析儀顯示時，這種誤差表現為本底噪聲。此外，其它誤差，例如線性度誤差，會造成DAC輸出頻譜上出現不期望的諧波分量，這些諧波往往是限制DAC無雜散動態范圍（SFDR）性能的一個因素。

一般說來，諧波并不是一個嚴重的問題，因為人們往往不費多大氣力就可以將其從輸出頻譜中濾除。不過，通過DAC將數字信號轉換為模擬信號的過程屬于采樣理論所支配的研究領域，根據大量記載的數字信號處理的各種定理可以得知，諧波信號并不總是出現在容易觀察到的頻率點上。例如，假定一個以100 MHz采樣的DAC可以產生一路頻率為26MHz的正弦信號，可以預料到，其三次諧波會出現在78 MHz頻率處，這可以輕松地濾除。事實上，由于采樣的影響，在22 MHz處還會出現一個三次諧波的鏡像。該鏡像距離26 MHz的基頻信號只有4 MHz的間隔，這使得濾除諧波信號的工作難度大大增加。顯然，如果諧波可以有選擇性的衰減，則DAC的SFDR性能將得到極大的提升。

DDS的主要功能是產生正弦波。合成正弦波的質量的一個關鍵衡量標準是諧波失真。正如上面所解釋的那樣，DAC所引入的諧波失真往往是限制DDS中SFDR性能提高的因素。目前改善SFDR的解決方案是頻率規劃和/或在DAC輸出端添加外部濾波電路，但這些方法往往并不適用，尤其在采樣的影響下，諧波非常接近基頻信號。

一個可選的方案是對DAC輸入端的數字信號進行預失真處理，以抵消失真信號。這一概念實際是“相消干涉”技術的翻新。眾所周知，將兩個具有相同頻率、幅值相同但方向相反的正弦信號相加，則這兩路信號將完全抵消。

先考慮在DAC產生的正弦信號這一背景下的各種信號，就可以很好地理解這一概念的數學解釋。首先，我們具有幅值為P、頻率為ωP的原始正弦信號，其次，我們有幅值為S、頻率為ωS的任意雜散分量。原始信號和雜散分量之間的頻率關系為ωS=NωP（其中N>1）。另外，在雜散正弦信號為諧波的特殊情況下（這也正是本文關注的重點），N是一個大于1的整數。原始信號和雜散正弦之間的幅值關系為S=αP，其中一般有α<<1。接下來，我們產生一個幅值為C的對消正弦信號，其頻率與雜散正弦信號相同，但與雜散正弦信號間存在任意角度q的相位差。對消和雜散正弦信號之間的幅值存在如下關系C=βS。不過，由于雜散正弦信號和對消正弦信號具有相同的頻率，它們結合在一起會形成幅值為R、頻率為ωS的單路合成正弦信號。綜合考慮P、S和C之間的關系，并考慮到S和C之間存在相位差θ，則可以證明，合成正弦信號的幅值可由下式給出：

當對消正弦信號的幅值與雜散正弦信號相同，而兩者間存在180°的相位差時，即β=1，θ=180°(πrad)，在這一條件下，正如所期望的，R=0。

推導出上述關于R的表達式后，考察R、β和θ之間的定量關系將十分有益。考慮比值R/αP，可以很好地實現這一目標，該比值可以給出合成正弦信號與雜散正弦信號之間的相對幅值關系。如果以dB為單位，則該比值可以表示為：

圖1描述了R隨β和θ變化的函數關系。標有“幅值誤差（Amplitude Error）”的坐標軸對應β值，該值偏離單位1的范圍為±5%。標有“相位誤差（Phase Error）” 的坐標軸對應θ值，其偏離180°的范圍為±5°。注意到曲面圖的四個角都是局部最大值，其量值約為-20dB。這意味著如果對消信號的相位與雜散信號之間的反相關系的誤差在5°以內，而且其幅值與雜散信號的匹配誤差在5%以內，則合成信號相對雜散信號可減弱20dB。

圖1

基本的DDS架構包括一個累加器、相位-幅值轉換器和一個DAC。該結構非常適合于相消干涉概念的具體實現。對消信號可以通過添加一條對等的DDS通道來生成（不包含DAC，見圖2）。不過，在原來的DDS通道上必須進行兩處修改。第一處是添加一個加法器，插入到原始信號通道的相位-幅值轉換器與DAC之間，以方便對消信號與原始信號的組合。第二處則是增加一個乘法器，它以原始的頻率調諧字作為一路輸入，而以用戶規定的頻率縮放比例值作為另一路輸入，這就提供了對對消信號的頻率進行調節的能力。不過，因為對消信號的頻率始終是原始頻率的整數倍（如：諧波），乘法器的設計在一定程度上得以簡化（采用整數而非浮點）。

除了針對原DDS通道進行的兩處改進之外，還需要對“對消”DDS進行兩處修改（見圖2）。第一是在累加器和相位-幅值轉換器的之間插入一個加法器。這樣，可以使對消信號相對于原始信號產生一個相位偏移（θ）。第二是在相位-幅值轉換器的輸出和DAC之前的加法器之間插入一個乘法器，這樣能按比例調整對消信號的幅值。

圖2

DDS產生的頻率恰好為原始信號頻率的整數倍的能力是相消干涉的重要因素。精確的頻率匹配非常關鍵，否則諧波雜散信號和對消信號在相位上會出現相對漂移，使得相消干涉原理“遭到破壞”。

研究表明，對消DDS設計的復雜性可以低于原始DDS，這是因為，與原始信號相比，DAC產生的諧波雜散分量往往很小。一般來說，諧波雜散分量為-50dBc，或者更低。這樣一來，對消信號的強度將不到DAC滿量程輸出的0.32%，這意味著，產生對消正弦信號時，并不需要用到DAC的高8位。于是，如果原始DDS設計中采用了一個14bit的DAC，則對消DDS只需要6bit的輸出（14bit DAC分辨率減去8個未使用的高位）。相應的，這意味著對消DDS的相位-幅值轉換器值需要具有9bit的相位分辨率。這基于DDS設計遵循的“經驗法則”。因此，對對消DDS幅值需求的降低，意味著對消DDS所需的硬件要少于原始DDS。

經驗法則：相位-幅值轉換器的相位分辨率必須比其幅值分辨率高出至少3bit，以保證½LSB的幅值精度。

對消DDS還可以進一步簡化。對消DDS累加器前的乘法器來產生所需要的諧波頻率。不過，由于累加器只不過是一種累積相加的結構，而乘法與加法是可交換的，因此，乘法器也可以放置在累加器之后。因為原始信號和對消信號的累加器是并行工作的，對消累加器是冗余的，這使得對消DDS的結構更為簡單，如圖3所示。從圖中還可看出，較小的輸入和輸出數據總線寬度（分別是Q和S）將使相位-幅值轉換器變得更為簡單。

圖3

到目前為止，我們忽略了一個小問題。當原始和對消信號在到達DAC之前相加時，會出現溢出。這是因為，原始DDS的相位-幅值轉換器的設計使之輸出滿量程正弦信號。任何添加到原始相位-幅值轉換器滿量程輸出上的信號，都必然導致溢出。只需稍微衰減原始相位-幅值轉換器的輸出，使之為對消信號留出足夠的空間，就可以輕松地解決這一問題，如圖4所示。

圖4

所要求的衰減取決于對消DDS能夠產生的最大對消信號。最大對消信號基于S（在對消通道相位-幅值轉換器的輸出端處的數據總線寬度）。如果給定了一個D bit的DAC和一個最大寬度為S bit的對消信號，則所需的衰減值由下面的公式給出。例如，如果采用一個12bit的DAC和最大為4bit的對消信號，則衰減值為1-2(^4-12)= 0.99609375。

只需要復制圖2中所示的“簡化的對消DDS”，就可以非常簡單地將該概念擴展為多通道的諧波抑制技術，如圖4所示。請注意，每個對消DDS都有自己的頻率、相位和幅值控制。所有對消通道在DAC之前與原始信號相加到一起。

圖5

在多通道實現方案方面，需要注意的是余量調節所需的衰減值必須考慮到對消通道數量（N），因此對對消公式作輕微的調整：

用相消干涉方法消除諧波雜散分量時，實際需要的幅值和相位值取決于原正弦信號的頻率和DAC內部的各種非線性特性。由于這種可變性的存在，對消DDS的幅值和相位設定必須根據經驗來確定。

為了消除諧波雜散分量，首先應該確定其實際的頻率。采樣影響會導致所期望的諧波頻率之外的頻率點上出 現諧波雜散分量。其具體的頻率點位置可以通過如下流程來確定。首先，令f_S為DAC的采樣速率，f_P是原始正弦信號的頻率，f_H是諧波頻率，而f_SPUR是在對采樣的影響進行修正后的諧波雜散分量的頻率。為了找到f_H，將f_P乘以諧波數N（即，二次諧波N＝2，三次諧波N＝3）。接下來，求出f_H / f_S的余數R。如果R < f_S/2，則f_SPUR=R；否則，f_SPUR=f_S-R。

了解諧波雜散的確切位置后，就可以用頻譜分析儀來確定其相對于原始正弦信號的幅值。注意雜散分量的幅值相對于原始信號的幅值的關系是以dBc為單位。例如，如果原始信號測量值為-12dB，而雜散分量的測量值為-71dB，則dBc值為-71－（-12）＝-59dBc。于是，雜散分量和原始信號之間的電壓關系即為：

因為原始信號的電壓電平是DAC滿量程擺幅輸出決定，于是根據上面的比值，可得出所要求的對消信號電平。不過，DAC所產生的正弦信號的幅值取決于頻率。這種與頻率間的相關性是確定性的，而且由sin(x)/x (或sinc)的響應特性所決定。因為對消正弦信號是在DAC的輸入端產生的，其幅值必須按比例縮放，以補償DAC的sinc響應特性。所需要的縮放因子為

因此，所需要的對消信號的幅值與DAC滿量程輸入之間的相對關系由下面的公式給出。該量代表了產生一個具有恰當幅值的對消正弦信號時所需的DAC滿量程輸入所占的比重。

實際的幅值調節代碼，A_SCALE（見圖3），取決于DAC分辨率（D bit）以及對消DDS分辨率（S bit）。一旦輸入適當的幅值代碼，雜散和對消信號的幅值將實現很好的匹配。

雖然頻譜分析儀有助于確定A_SCALE值，它卻未能提供關于原始正弦信號和相應產生的雜散分量之間的相位關系的任何線索。因此，我們需要采用試錯法來獲得用于對消DDS的適當的相位代碼。

這種雜散削減技術的使用提供了抑制最差情形下雜散分量的方法，該最差情形通常由二次和三次諧波分量所造成。于是，寬帶SFDR可以得到顯著的改善。事實上，對于諧波相關的雜散分量來說，該技術的特性類似于一個完美的陷波濾波器。這可以大大簡化DAC輸出端的濾波要求，從而減少元器件的數量并節省成本。

應該注意到，該降低雜散分量的方法是在最近DDS技術進步的輔助下實現的。新的算法和架構已經降低了功耗和雜散分量水平。未來的DDS將繼續遵循其低功耗化和降低雜散分量的趨勢發展，為DDS作為系統設計的一個關鍵構建模塊的廣泛應用鋪平道路。

本文重點介紹了相消干涉的原理以及如何利用DDS電路來實現該技術。本文的第二部分將繼續專注于如何利用AD9912來實現，這是一款具有2個雜散抑制通道的低功耗1GSPS DDS。文中將展示如何根據元件間輕微的波動來進行平均化抑制。文中還將討論在電壓和溫度變化條件下的穩定性。