1、引言

在雷達、電子對抗和通信等領域中，電子系統逐步朝著高密度、高速率、高可靠性、高性能和低成本等方向發展。多芯片電路作為混合電路集成技術的代表，可以在三維、多層介質基板中，采用微組裝互連工藝將裸芯片及各種元器件設計成滿足需求的微波集成電路。在微波多芯片電路技術中，常采用金絲鍵合技術來實現微帶傳輸線、單片微波集成電路和集總式元器件之間的互連。與數字電路中互連線不同的是，鍵合金絲的參數特性如數量、長度、拱高、跨距、焊點位置等都會微波傳輸特性產生嚴重的影響。尤其是在毫米波等高頻段，鍵合金絲的寄生電感效應尤為明顯。因此，分析金絲鍵合的電磁特性、并有效地設計金絲互連電路，對實現和提高多芯片電路的性能具有十分重要的意義[1]。

目前有多種方法可用來分析和改善多芯片電路中鍵合金絲的電磁特性。1995 年，Lee 采用矩量法計算鍵合線的阻抗損耗和輻射損耗，用來分析任意形狀互連線的寬帶電磁特性[2]。同年，F. Alimenti等人提出采用準靜態法對鍵合金絲的傳輸特性進行分析[3]。由于鍵合金絲的介質邊界是開放式且結構呈彎曲狀，隨著工作頻率的升高和金絲互連參數的變化，采用上述方法的精度也會受到影響。隨后，在2001 年，F. Alimenti 等人又提出采用時域有限差分法對金絲鍵合的電磁特性進行分析[4]。為補償鍵合金絲的寄生電感效應，人們提出了多種方法，諸如增加焊盤尺寸、增加微帶調節分支線、增加高、低阻抗傳輸線來設計低通濾波器等[5]-[7]。本文首先采用路的方法對鍵合金絲互連線的傳輸特性進行建模和分析；隨后根據金絲互連線的寄生電感效應，設計了電容補償結構來改善傳輸線與芯片、傳輸線與傳輸線之間的微波特性。通過計算結果明，采用這種方法來設計鍵合金絲可以有效地改善多芯片電路的傳輸性能。

2、金絲鍵合的建模與分析

如圖1 所示，是典型金絲鍵合互連線的結構模型。在兩個相鄰的芯片或傳輸線之間采用單根鍵合金絲互連線連接，金絲的長度為l，直徑為d；金絲與地面的距離為hs。其對應的等效電路模型如圖2所示，其中，鍵合金絲可等效為串聯電阻R 和串聯電感L，鍵合金絲兩邊的焊盤則等效為兩個并聯的電容C1 和C2。

由于趨膚深度與頻率的平方根呈反比，由式（1）-（4）可知，L、C 受頻率的影響較小，R 則隨著頻率的平方根而變化。

此外，鍵合金絲的幾何參數也會對其等效電感、電容和電阻產生影響，相應地也會使互連特性發生變化。如圖3 所示，是單根金絲鍵合線的直徑變化對傳輸線回波損耗的影響。隨著鍵合金絲的直徑d 增加，等效電感L 減小，R 減小，回波損耗變大，插損損耗減小。

如圖4，表示單根金絲鍵合線的拱高變化對傳輸線回波損耗的影響。隨著鍵合金絲的拱高hw 增加，鍵合金絲長度l 增大，L 增大，R 減小, 回波損耗變小，插損損耗變大。

如圖5 所示，指金絲鍵合線的數目變化對傳輸線回波損耗的影響。隨著鍵合金絲數目的增加，互連電磁特性會得到明顯改善，但2 根金絲線以上的傳輸特性區別較小。

根據上述對金絲鍵合的特性分析可知，鍵合金絲的直徑對傳輸性能影響較為明顯；拱高越低，金絲長度越小，傳輸損耗越小；同理，鍵合金絲的跨距越小，互連特性越佳；多根金絲線的插入損耗也明顯由于單根金絲線。

3、電容補償的結構設計

由金絲鍵合互連線的等效電路模型分析可知，隨著工作頻率的增大，尤其是在Ka 頻段，鍵合線的寄生電感效應會顯著增加，并會對互連傳輸特性產生較大影響。為了改善金絲鍵合線的傳輸特性，本文提出了一種改進型的電容補償結構。如圖6 所示，是所設計補償結構的三維示意圖。在鍵合線的兩側增加焊盤尺寸，并在其下方增加相應長度的金屬帶狀線。采用該種結構，可以增加耦合電容來補償鍵合線的寄生電感效應。

根據上述方法，本文設計了金絲鍵合互連想的電容補償結構。介質基底采用Rogers 5880 材料，其介電常數為2.2，損耗角正切為0.0009，基底厚度是0.254 mm。金絲鍵合數目是兩根， 直徑0.025mm，長度0.3 mm。在三維全波仿真軟件

Ansys HFSS 中進行仿真優化設計，最終確定電容補償結構的尺寸大小分別為w1=0.3 mm, l1=0.3 mm,w2=0.3 mm, l2=1.32 mm, 端口處50 歐姆微帶線的寬度為w0=0.72 mm, l0=1.1 mm。如圖7-8 所示，分別是兩種是否含有電容補償結構的傳輸損耗和回波損耗的比較圖。由圖可知，在帶有2 根鍵合金絲線的互連結構中，采用所設計的電容補償結構，在Ka 頻段（20-40 GHz），插入損耗大約減小了0.1 dB-0.2 dB；回波損耗在20-30GHz 的頻率范圍內增加了約23 dB，在更高頻段內也增大了5-10 dB。所提出的電容補償結構顯著地改善了由于金絲鍵合的寄生電感效應所惡化的互連傳輸特性。

4、結論

本文提出了一種金絲鍵合互連線的電容補償結構。通過對鍵合互連線的電磁特性進行建模和分析，設計了電容補償結構來減小鍵合互連線的寄生電感影響。與未進行電容補償的金絲互連線相比，所設計的金絲鍵合電容補償結構可以明顯改善互連線傳輸特性。在Ka 頻段，插入損耗減小了0.1 dB-0.2 dB；回波損耗（在20-30 GHz 的頻率范圍內）增加了約23 dB。采用本文所提出的金絲鍵合電容補償結構，可以有效地用于多芯片電路中傳輸線與芯片、傳輸線和傳輸線之間的互連設計。

參考文獻

[1] T. Krems, W. Haydl, H. Massler, and J. Rudiger, "Millimeter-wave performance of chip interconnections using wire bonding and
flip chip," IEEE Microwave Symposium, PP. 17-21, Jun., 1996.
[2] Lee, Hai-Young, "Wideband characterization of a typical bonding wire for microwave and millimeter-wave integrated circuits"
IEEE Trans. Microw. Theory Tech., Vol. 43, No. 1, Jan. PP. 63-68, 1995.
[3] F. Alimenti, U. Goebel, and R. Sorrentino, "Quasi static analysis of microstrip bondwire interconnects," IEEE Microwave
Symposium, PP. 679-682, May, 1995.
[4] F. Alimenti, P. Mezzanotte, L. Roselli, and R. Sorrentino, "Modeling and characterization of the bonding wire interconnection",
IEEE Trans. Microw. Theory Tech., Vol. 49, No. 1, Jan. PP. 142-150, 2001.
[5] T. P. Budka, "Wide-bandwidth millimeter-wave bond-wire interconnects", IEEE Trans. Microw. Theory Tech., Vol. 49, No. 4,
Apr. PP. 715-718, 2001.
[6] Y. P. Zhang, M. Sun, K. M. Chua, L. L. Wai, and D. Li, "Antenna-in-package design for wirebond interconnection to highly
integrated 60-GHz Radios", IEEE Trans. Antenna Propa., Vol. 57, No. 10, Oct. PP. 2842-2852, 2009.
[7] Y. P. Zhang and D. Li, "Antenna-on chip and antenna-in-package solutions to highly integrated millimeter-wave devices for
wireless communications", IEEE Trans. Antenna Propa., Vol. 57, No. 10, Oct. PP. 2830-2841, 2009.