超高速模擬數(shù)字轉換器（ADC）和數(shù)字模擬轉換器（DAC）是下一代光通信及無線寬帶領域的核心芯片，在大數(shù)據(jù)中心、以太網(wǎng)光互聯(lián)、短距離互聯(lián)通訊等領域有著廣泛應用。美、日等國自上世紀60、70年代起始終占據(jù)該領域的技術最高點。

微電子所于2006年在劉新宇研究員帶領下成立了超高速數(shù)模混合電路研發(fā)團隊，以實現(xiàn)AD/DA研制的整體跨越為目標。經(jīng)過近10年的技術積累，團隊在超高速ADC/DAC的設計方法、理論分析方法以及封裝測試等方面積累了豐富的研究經(jīng)驗，在國內外一流學術刊物上發(fā)表了20多篇學術論文，申請了20余項發(fā)明專利，建立起了通用采樣率為Gsps的數(shù)模混合電路的設計分析和測試評估平臺。

在國家“863”項目的支持下，團隊的研究工作取得了突破性進展，成功研制出超高采樣率、寬頻帶的30Gsps 6bit ADC/DAC芯片，大大縮短了與先進國家的技術差距，為我國在該領域擺脫國外技術壁壘限制增加了關鍵性的籌碼，對下游產(chǎn)業(yè)的發(fā)展起到了極大的促進作用。該芯片的使用簡單靈活，可實現(xiàn)并行多波段／多波束運行，并可提供較高的動態(tài)范圍。目前，該芯片已在武漢郵電科學院構建的1Tb/s相干光OFDM傳輸驗證平臺上實現(xiàn)應用驗證。

圖1. 30Gsps 6bit ADC的實物照片和高頻測試結果

30Gsps 6bit ADC芯片面積為3.9mm x 3.3mm ，采用4路交織技術，子ADC采用自主創(chuàng)新的折疊內插架構。芯片內部集成三項誤差校準電路，通過與FPGA配合可實現(xiàn)通道之間的自動校準。芯片輸出采用24路高速串行數(shù)據(jù)接口，支持在30GSps采樣率下全速率輸出。芯片的最高采樣率為30Gsps，每秒可產(chǎn)生300億次模數(shù)轉換，總功耗為8W。該款芯片的-3dB帶寬為18GHz。在30Gsps采樣率下，低頻有效位達到5bit ，高頻有效位大于3.5bit ，無雜散動態(tài)范圍（SFDR）大于35dBc。

圖2. 30Gsps 6bit DAC的實物照片和SFDR測試結果

30Gsps 6bit DAC的芯片面積為3mm x 2.8mm，采用了分段式電流舵DAC架構。該芯片集成24路高速串行數(shù)據(jù)接收器，以及4-1MUX高速電路，支持在30GSps采樣率下全速率輸出。該芯片還集成了占空比校正和延遲偏差校準電路。測試結果表明芯片在30Gsps 采樣率下工作時，低頻無雜散動態(tài)范圍（SFDR）達到44dBc，在第一奈奎斯特區(qū)內SFDR大于28.5dBc。芯片總功耗6.2W。

來源：中國科學院微電子研究所