東芝公司近期宣布，面向超低功率微控制器(MCU)開發(fā)采用新工作原理的隧穿場(chǎng)效應(yīng)晶體管(TFET)。該工作原理已經(jīng)被應(yīng)用到使用CMOS平臺(tái)兼容工藝的兩種不同的TFET開發(fā)中。通過(guò)將每種TFET應(yīng)用到一些電路塊中，可實(shí)現(xiàn)大幅降低MCU的功耗。

9月9日和10日，東芝在日本筑波舉辦的2014年固態(tài)元件與材料(SSDM)國(guó)際會(huì)議上的三場(chǎng)展覽中展示了其TFET。其中的兩次展覽是建立在與日本產(chǎn)業(yè)技術(shù)綜合研究所(AIST)合作研究團(tuán)隊(duì)綠色納米電子中心(GNC)的聯(lián)合研究的基礎(chǔ)上。

無(wú)線設(shè)備和移動(dòng)設(shè)備的需求快速增長(zhǎng)，正拉動(dòng)著大規(guī)模集成電路(LSI)超低功耗的需求增長(zhǎng)。在這種形勢(shì)下，我們急切需要?jiǎng)?chuàng)新設(shè)備，以降低工作電壓，減少待機(jī)泄漏電流。使用量子隧穿效應(yīng)新工作原理的隧道場(chǎng)效應(yīng)晶體管已經(jīng)吸引了大量關(guān)注，能夠取代傳統(tǒng)的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)實(shí)現(xiàn)LSI的超低功耗運(yùn)行。

由于III-V化合物半導(dǎo)體等新材料具有實(shí)現(xiàn)高性能的潛力，因此近來(lái)就是否可引入這些新材料應(yīng)用于TFET進(jìn)行了廣泛調(diào)查。然而，由于特殊工藝?yán)脤?dǎo)致的困難，將這些材料應(yīng)用到目前的CMOS平臺(tái)較為困難。

東芝已通過(guò)為采用通用CMOS工藝的一些主要電路塊優(yōu)化TFET特性，解決了這一問(wèn)題。該方法使TFET輕松安裝入現(xiàn)有生產(chǎn)線中成為可能。東芝開發(fā)了兩種型號(hào)的硅基TFET，一種面向具有超低泄漏電流和優(yōu)化導(dǎo)通電流的邏輯電路，另一種面向具有極低晶體管特性偏差的SRAM電路。兩種型號(hào)均使用垂直型隧穿操作，以增強(qiáng)隧穿屬性。此外，邏輯TFET使用精確控制的外延材料生長(zhǎng)工藝確保使用碳和摻磷硅(phosphorus doped Si)的隧道結(jié)形成過(guò)程。這里提及的硅/硅鍺(SiGe)結(jié)也已被全面評(píng)估，以確保優(yōu)化配置。因此，該設(shè)備的導(dǎo)通電流相比于硅TFET高兩個(gè)數(shù)量級(jí)，而且N型和P型TFET的超低關(guān)態(tài)電流相同。對(duì)于SRAM型號(hào)的TFET開發(fā)，東芝已提出新穎的TFET運(yùn)行架構(gòu)，無(wú)需形成結(jié)構(gòu)化隧道結(jié)。它可消除工藝變異性，并顯著抑制晶體管的特性偏差。

東芝將展示這些TFET與傳統(tǒng)的MOSFET在MCU中的集成，以使總功耗降低十分之一或更多，到2017年將目標(biāo)瞄準(zhǔn)商用產(chǎn)品及使用。