毛軍發(fā)，湖南邵陽人，電子學家，中國科學院院士。現(xiàn)任上海交通大學教授、副校長。主要研究方向為高速電路互連與射頻電子封裝。

射頻電子技術是無線通信、物聯(lián)網、雷達導航等應用領域的核心技術。以III-V族為代表的化合物半導體電路由于優(yōu)異的材料與器件高頻性能，很適合射頻應用，但其集成度和復雜功能等性能不足，成本高。硅基工藝電路雖然集成度大、成本低，但噪聲、功率、動態(tài)范圍等性能不足，并且摩爾定律已面臨極限。

射頻異質集成電路可將GaAs、InP等化合物半導體材料的高性能射頻元器件、芯片與硅基低成本、高集成度、高復雜度的數(shù)字和模擬混合電路模塊，通過異質生長或鍵合等方式集成為一個完整的2~3維集成電路，充分發(fā)揮了各種材料、器件與結構的優(yōu)勢。

射頻異質集成電路是當前射頻電子技術的主流發(fā)展方向之一，美國、歐洲、日本等都非常重視，近10年投入大量物力、人力進行研發(fā)，如美國DARPA 設立了硅基化合物半導體材料（COSMOS）和多樣化可用異質集成（DAHI）2個計劃。

目前主流的異質集成技術

1）單片異質外延生長技術。包括一個埋入的III-V族化合物構成的模板層，在其上外延生長高質量的III-V族器件。模板層兼容標準的硅基互補金屬氧化物半導體（CMOS）工藝，但后續(xù)III-V 族器件的制備與標準CMOS 工藝不兼容，需要額外工藝配合。

2）外延層轉移技術。一種典型工藝步驟為，InP晶圓上先外延生長InP 雙異質結晶體管（DHBT）外延層，隨后通過載片將刻蝕掉InP 襯底的外延層轉移鍵合到帶有粘合層的Si 襯底上，制作出InP 器件及其與CMOS器件之間的金屬互連。

3）小芯片微米級組裝技術。先在標準CMOS 和CS 等工藝規(guī)范下設計實現(xiàn)具有部分結構和功能的電路單元，采用后道工藝在CMOS 和CS 襯底表面制作出部分金屬互連結構；再將減薄且分離的CS小芯片固定在一個載片上；最后通過低溫熱壓的方法將小芯片鍵合到CMOS晶圓上。

近年來，中國電子科技集團公司第十三研究所與第五十五研究所、中國科學院電子研究所、上海交通大學、中國科學院上海微系統(tǒng)與信息技術研究所等單位先后開啟了異質集成電路技術的研究工作，并取得了初步成果。

射頻異質集成電路存在的關鍵科技問題

1）多物理機理與性能耦合分析。射頻異質集成電路各種半導體器件應滿足Boltzmann 方程或漂移擴散方程，高頻段電路則在2~3 維的復雜激勵和邊界條件下求解Maxwell方程組，高密度集成的熱效應必須求解熱擴散方程，不同材料間不均勻的溫度分布和熱膨脹程度還可能引發(fā)熱應力失效問題而需要求解熱應力方程。上述多種物理效應相互耦合，必須同時分析電-熱-應力耦合的多物理特性。

2）協(xié)同與融合設計。若要充分利用CMOS、III-V 族、微機電系統(tǒng)（MEMS）和集成無源器件（IPD）與電路各自優(yōu)勢，融合設計出傳統(tǒng)方式無法實現(xiàn)的高性能或新功能集成電路，需要打破許多傳統(tǒng)設計方法的框架和定式，在異質融合程度與互連性能之間尋找平衡點。互連與襯底高頻電磁效應引起的信號完整性問題、由CMOS器件電源/地開關噪聲引起的電源完整性問題、器件間的電磁兼容和電磁干擾問題非常嚴重，在設計中必須協(xié)同考慮。多功能協(xié)同設計已成為當前微波射頻電路與系統(tǒng)設計的重要發(fā)展方向之一。

3）工藝實現(xiàn)。以目前最有應用潛力的小芯片組裝集成技術為例，各種器件、小芯片、晶圓和金屬互連結構所能承受的工藝溫度和壓力各有差異，在借助于載片實現(xiàn)諸多小芯片一次鍵合的情況下只能按照最低工藝參數(shù)進行，若要充分考慮工藝過程中可能積累的熱應力和機械損傷，實現(xiàn)方式會受到很大限制，還存在異質互連的低電阻、低熱阻特性和工藝可靠性、器件多樣性之間的矛盾。

4）測試驗證。電路設計融合度與可測性之間的矛盾必須解決，目前提出了互連連通性和高頻性能測試、小芯片性能重測以及制造加工測試等方案，還要驗證是否所有器件都已被正確連接，以及集成到復雜結構中的射頻元器件是否正常工作。此外，還需要探索其中的邏輯學和數(shù)學物理原理，突破校準和去嵌入、可測性設計以及計算機輔助測試等關鍵技術。

總之，射頻異質集成電路技術可結合化合物半導體和硅集成電路的優(yōu)勢，但一些關鍵科技問題有待解決。中國應抓住機遇，大力發(fā)展異質集成電路，快速提升射頻電子技術。

注：本文發(fā)表于《科技導報》2018 年第21 期，敬請關注。